cau truc may tinh
Câu 1: Chuyển đổi giá trị số thực -30.75 sang dạng số dấu chấm động IEEE 32 bit.Chỉ ra kết quả ở dạng số nhị phân và
số Hex.
13:Mô hình bộ nhớ Cache: Bộ nhớ chính bao gồm 32 blocks (từ 0 => 31) và bộ nhớ Cache có 8 block (từ 0->7). Trả lời
câu hỏi sau , trong phương pháp ánh xạ trực tiếp (direct mapping).Những block nào của bộ nhớ chính ánh xạ đến block
2 của Cache?
Kỹ thuật đơn giản nhất được biết đến l
à ánh xạ trực tiếp. ánh xạ mỗi khối nhớ của bộ
nhớ chínhvào một đường cache có thể.
Block 0-> line 0
Block 1-> line 1
Block C-> line 0
Bock i -> line (i mod C)
14: Thanh ghi trạng thái (flags) trong CPU gồm những bit đặc biệt sau (được xác định lập tùy thuộc vào kết quả thoatác cuối cùng của AlU)
-Sign (cờ dấu -SF)
-Zero (cờ Zero- ZF)
-Carry (Cờ nhớ - CF)
-Overflow (Cờ tràn - OF)
Giả sử ALU thao tác với từ nhớ độ lớn 16bit và sử dụng kiểu biểu diển bù 2. Những bít trên sẽ có giá trị ntn nếu phép
toán cuối cùng của ALU là:
-Phép cộng của -1 và 1
-Phép cộng của -14 với 13
câu 2:Câu 2: Công suất của một bộ vi xử lý (VXL)? Các đặc điểm chính ảnh hưởng đến công suất của bộ VXL? Nếu một số
cải tiến chính của các VXL hiện nay nhằm tăng công suất của bộ VXL?
->Công suất của một bộ VXL là khả năng xử lý dữ liệu, bao gồm 3 đặc điểm chính:
+Độ dài từ của 1 bộ VXL (data word length), tính bằng byte
+Dung lượng nhớ vật lý có thể đánh địa chỉ (addressing capacity)
+Tốc đọ xử lý lệnh của một bộ VXL.Công suất của máy tính hay tốc đọ xử lý thông tin, khả năng lưu trữ thông tin, khả năng kết nối với nhiều loại thiết bị ngoại vi,…phụ thuộc vào công suất xử lý của 1 bộ CPU.
->Một số cải tiến chính của vxl hiện nay:Trước khi xuất hiện các bộ vi xử lý, các CPU được xây dựng từ các mạch tích hợp cỡ nhỏ riêng biệt, mỗi mạch tích hợp chỉ chứa khoảng vào chục tranzito. Do đó, một CPU có thể là một bảng mạch gồm hàng ngàn hay hàng triệu vi mạch tích hợp. Ngày nay, công nghệ tích hợp đã phát triển, một CPU có thể tích hợp lên một hoặc vài vi mạch tích hợp cỡ lớn, mỗi vi mạch tích hợp cỡ lớn chứa hàng ngàn hoặc hàng triệu tranzito. Nhờ
đó công suất tiêu thụ và giá thành của bộ vi xử lý đã giảm đáng kể.
Sự tiến hóa của các bộ vi xử lý một phần nhờ vào việc chạy theo Định luật Moore và hiệu suất của nó tăng lên một
cách ổn định sau hàng năm. Định luật này phát biểu rằng sự phức tạp của một mạch tích hợp sẽ tăng lên gấp đôi sau
mỗi chu kỳ 18 tháng. Và thực tế, sự phát triển của các bộ vi xử lý đã bám sát định luật này từ những năm 1970. Nhờ
đó, từ máy tính mẹ (mainframe computer) lớn nhất cho đến các máy tính xách tayhiện nay đều sử dụng một bộ vi xử lý
nhỏ nhắn tại trung tâm của chúng.
Câu 3 Nêu cấu trúc phân lớp của hệ thống bộ nhớ máy tính?
Cấu trúc theo lớp
Những version mới của UNIX được thiết kế để sử dụng phần cứng phức tạp hơn, do đó hệ điều hành được chia thành
nhiều phần nhỏ hơn.
Bằng cách sử dụng kỹ thuật topdown, những chức năng và đặc tính của hệ thống được chia làm nhiều thành phần nhỏ.
Che dấu thông tin, không cho chương trình của người sử dụng có thể cài đặt những hàm truy xuất cấp thấp , thay vào
đó là những lớp giao tiếp bên trong.
Hệ điều hành được chia thành nhiều lớp. Lớp dưới cùng là phần cứng, lớp trên cùng là giao tiếp với người sử dụng.
Lớp hệ điều hành được cài đặt thành những đối tượng trừu tượng. Thông thường một lớp của hệ điều hành bao gồm
một số cấu trúc dữ liệu và các hàm có thể được gọi bởi lớp ở trên và bản thân nó gọi những chức năng của lớp bên
dưới. Mỗi lớp cài đặt chỉ sử dụng những thao tác do lớp dưới cung cấp. Một lớp cũng không cần biết hệ điều hành
được cài đặt như thế nào, nó chỉ cần biết những thao tác này làm gì thôi.
Cấu trúc lớp này lần đầu tiên được thiết kế và áp dụng cho hệ điều hành THE (Technische Hogeschool Eindhoven). Hệ
thống này được chia thành sáu lớp như hình sau:
Lớp dưới cùng là phần cứng, lớp kế tiếp cài đặt lập lịch CPU, lớp tiếp theo cài đặt quản lý bộ nhớ. Bộ nhớ ở đây là bộnhớ ảo. Lớp tiếp nữa chứa device driver cho các thao tác với màn hình. Lớp kế là tổ chức buffer cho việc nhập xuất thiết bị. Cuối cùng là chương trình của người sử dụng.
Các ví dụ khác như cấu trúc lớp của hệ điều hành VENUS và OS/2
Câu 4: Nguyên lý hoạt động của các cơ chế hoạt động ống lệnh – pipeline của bộ VXL? Sự khác nhau cơ bản trong cơ
chế đường ống giữa 2 đơ vị xử lý CISC và RISC?
Điểm khác biệt thực sự giữa RISC so với CISC là nguyên tắc thực hiện mọi thứ trong các thanh ghi, đọc và lưu dữ liệu
vào các thanh ghi. Do đó để tránh hiểu lầm nhiều nhà nghiên cứu thích dùng thuật ngữ load-store.
Qua thời gian, các kỹ thuật thiết kế cũ được gọi là CISC (Complex Instruction Set Computer – Máy tính với tập lệnh
phức tạp), dù rằng thuật ngữ này thường chỉ được dùng với mục đích so sánh.
Người dùng thật ra chỉ quan tâm đến tốc độ, giá cả, và tính tương thích với các phần mềm có sẵn hơn là chi phí để phát
triển những chip mới. Cùng với sự phức tạp của CPU tăng lên, chi phí thiết kế và sản xuất cũng tăng lên nhanh chóng.
Lợi nhuận thu được từ RISC trở nên quá nhỏ bé so với chi phí đầu tư để phát triển các CPU mới, do đó ngày nay chỉ có
những nhà sản xuất lớn mới có đủ khả năng phát triển những CPU mạnh. Kết quả là hầu hết những nền tảng RISC
(ngoại trừ IBM POWER/PowerPC) đều thu hẹp quy mô (SPARC và MIPS) hoặc thậm chí từ bỏ (Alpha và PA-RISC)
phát triển các CPU mạnh. Năm 2004 CPU nhanh nhất trong các tác vụ với số nguyên là x86 (benchmark với SPECint),
và với số thực dấu chấm động là IBM Power 5 (benchmark với SPECfp).
Câu 5:Trong các VXL Intel từ 80386 trở lên, để quản lý 4 GB nhớ trong chế độ bảo vệ và 1MB nhớ trong chế độ thực,
người ta thực hiên ntn?
486SL (năm 1992) là BXL đầu tiên dành cho máy tính xách tay (MTXT), sử dụng công nghệ 0,8 μm, 1,4 triệu
transistor, bộ nhớ mở rộng 4GB; gồm các phiên bản 20, 25 và 33 MHz. Intel Pentium, BXL thế hệ kế tiếp 486 ra đời
năm 1993. Cải tiến lớn nhất của Pentium là thiết kế hai hàng lệnh (pipeline), dữ liệu bên trong có khả năng thực hiện
hai chỉ lệnh trong một chu kỳ, do đó Pentium có thể xử lý chỉ lệnh nhiều gấp đôi so với 80486 DX trong cùng thời gian.
Bộ nhớ sơ cấp 16KB gồm 8 KB chứa dữ liệu và 8 KB khác để chứa lệnh. Bộ đồng xử lý toán học được cải tiến giúp
tăng khả năng tính toán đối với các trình ứng dụng.
Câu 6: Nguyên tắc của việc trao đổi dữ liệu với thiết bị vào ra bằng phương pháp DMA?
8088 điều khiển và liên lạc với nhiều phần của máy tính thông qua việc sử dụng các cổng vào ra . Cổng vào ra là cánh
cửa nối máy tính với các thiết bị vào /ra như bàn phím ,máy in .Mỗi cổng được nhận dạng bằng một địa chỉ cổng là một
con số 16 bit nằm trong khoảng từ 0 đến 65535. CPU gửi dữ liệu hay thông tin điều khiển đến một cổng cụ thể bằng
cách chỉ ra địa chỉ của cổng này và cổng đáp lại bằng việc truyền dữ liệu hoặc thông tin trạng thái cho CPU .
Tương tự như khi thâm nhập bộ nhớ ,CPU dùng bus địa chỉ và bus dữ liệu làm đường liên lạc tới các cổng . Ðể thâm
nhập cổng ,đầu tiên CPU gửi một tín hiệu lên bus điều khiển để lưu ý tất cả các thiết bị vào ra rằng địa chỉ trên bus là
địa chỉ của một cổng rồi gửi đi địa chỉ của cổng này .Thiết bị với địa chỉ cổng tương ứng sẽ phúc đáp tín hiệu này.
Ðịa chỉ cổng trỏ đến một vị trí nhớ nằm trong thiết bị vào/ra chứ không phải nằm trong bộ nhớ chính .Ðể báo hiệu sự
thâm nhập cổng, và gửi thông tin đi hoặc nhận thông tin đến của thiết bị vào ra được thực hiện bằng các lệnh vào ra đặc
biệt. Ngoài ra một số thiết bị vào /ra như bộ điều khiển màn hình ...lại dùng các địa chỉ trong bộ nhớ chính thêm vào
cho các cổng vào /ra của chúng khiến CPU tưởng nhầm chúng là một bộ phận của bộ nhớ RAM ,đó là kiểu vào /ra bộ
nhớ xạ ảnh (memory mapped I/O ).
Giữa bộ nhớ và thiết bị I/O mặc dù có những điểm giống nhau song cũng có những khác nhau quan trọng . Nhiệm vụ
của một cổng ghép nối I/O là :
- Xác định địa chỉ và tín hiệu chọn bộ nhớ- thiết bị I/O để quyết định xem nó có được yêu cầu không nếu có nó phải
xác định xem thanh ghi nào của nó đang được truy xuất .
- Xác định đầu tín hiệu vào hay đầu tín hiệu ra và sau đó chấp nhận đưa dữ liệu hoặc tín hiệu điều khiển từ bus ra ngoài
hoặc đưa dữ liệu hoặc tín hiệu trạng thái lên bus dữ liệu .
- Ðưa dữ liệu vào ra từ thiết bị I/O tương ứng và chuyển đổi thành dạng dữ liệu thích hợp của thiết bị I/O .
- Phát đi tín hiệu sẵn sàng khi nhận dữ liệu hoặc đưa dữ liệu lên bus thông báo cho bộ VXL ,là đã hoàn thành quá trình
truyền dữ liệu.
- Gửi yêu cầu ngắt và nhận tín hiệu xác nhận ngắt .
- Nhận tín hiệu RESET và tự khởi tạo lại cùng với các thiết bị ghép nối với nó .
Câu 7:
Các phương pháp định địac chỉ của VXL? So sánh 2 chế độ địa chỉ bộ nhớ: Chế độ địa chỉ bộ nhớ trực tiếp & chế độ
bộ nhớ gián tiếp qua thanh ghi. Lấy ví dụ minh họa với các lệnh hợp ngữ
Bộ vi xử lý 8088 dùng một số 20 bit để xác định địa chỉ cho các phần tử trong vùng nhớ (memory), tương đương với
1MB vị trí. Bằng các giá trị 16 bit,ta chỉ có thể tạo ra địa chỉ cho 0FFFFh phần tử ( 64 KB hay 65536 byte ). Do đó để
có thể định vị 1 MB địa chỉ bằng các thanh ghi 16 bit, 8088 sử dụng nguyên tắc truy nhập bộ nhớ theo từng
segment,mỗi segment có kích thước 64 KB, điểm bắt đầu của segment phải là một địa chỉ chia hết cho 010h ( 16 thập
phân ) . Địa chỉ của segment được tính bằng paragraph ( 1 paragraph = 16 byte ).
Địa chỉ một phần tử nào đó thuộc đoạn sẽ được xác định thông qua địa chỉ tương đối (offset) của phần tử đó trong đoạn
và vị trí của đoạn . Từ nguyên tắc trên, ta có các kết quả sau : Địa chỉ 20 bit = Segment*16 + Offset ; Cách biểu
diễn : Segment:offset
Cùng một địa chỉ, có thể biểu diễn dưới nhiều hình thức khác nhau.
Thí dụ: 0040:006C và 0000:046C là hai cách biểu diễn một địa chỉ Segment chỉ là khái niệm logic, do đó không có vị
trí cố định cho từng segment . Ta hoàn toàn có thể mô tả các segment phủ lấp lên nhau.
Bộ vi xử lý 8088 luôn xác định segment thông qua giá trị của các thanhghi segment. Do đó để xác định segment ta phải
gán các giá trị tương ứng cho các thanh ghi segment.
Thanh ghi CS chỉ định segment của đoạn mã chương trình đang thực hiện,IP mang giá trị offset. Vì vậy CS:IP luôn là
địa chỉ của lệnh đang được thực hiện.
Thanh ghi DS chỉ định segment của dữ liệu,thông thường các địa chỉ đều được căn cứ theo segment DS .
Thanh ghi SS chỉ định segment của STACK ( sẽ nói rõ hơn trong phần sau).
Thanh ghi ES dùng trong các tác vụ về chuỗi hoặc theo yêu cầu riêng.
Câu 7:
Chế đọ địa chỉ là phương thức hoặc cách thức CPU tổ chức các toán hạng của lệnh. Chế độ địa chỉ cho phép CPU kiểm
tra dạng lệnh và tìm các toán hạng của lệnh. Số lượng các chế độ địa chỉ phụ thuộc vào thiết kế của CPU.
So sánh: Nếu thanh ghi được sử dụng để lưu địa chỉ ô nhớ ta có chế đọi địa chỉ gián tiếp qua thanh ghi; ngược lại nếu
được dùng để lưu địa chỉ ô nhớ ta có chế độ địa chỉ gián tiếp qua ô nhớ.
Chê độ địa chỉ gián tiếp qua thanh ghi phổ biến hơn vì chế độ địa chỉ gián tiếp qua thanh ghi chỉ yêu cầu 1 tham chiếu
bộ nhớ cho một truy cập, còn nhiều chế độ địa chỉ gián tiếp qua nhớ phải cần tới 2 tham chiếu bộ nhớ cho 1 truy cập.
Câu 8Phân tích đặc điểm giống khác nhau của phương pháp ánh xạ trực tiếp và ánh xạ lien hợp đầy đủ trong bộ nhớ Cache.
Tại soa phương pháp ánh xạ liên hợp lại được xử dụng phổ biến hơn trong thực tế so với 2 phương pháp ánh xạ trên.?
Giống nhau : Cache đều được chia thành n dòng (line) đánh số từ 0 đến n-1 Khác nhau : ánh xạ trực tiếp chia bộ nhớ
chính thành m trang, mỗi trang lại được chia thành n dòng còn phương pháp ảnh xạ kết hợp đầy đủ chia bộ nhớ chính
thành m dòng. Khi biết được địa chỉ của dòng trong bộ nhờ thì ta biết vị trí của nó trong cache ở phương pháp ánh xạ
trực tiếp còn phương pháp ánh xạ kết hợp đầy đủ thì không. Trong phương pháp ánh xạ trực tiếp cache sử dụng địa chỉ
ánh trực tiếp gồm 3 thành phần : Tag, Line, Word để quản lý các ô nhớ được nạp còn Phương pháp ánh xạ kết hợp đầy
đủ chỉ gồm 2 thành phần : Tag, Word. Phương pháp ánh xạ tập kết hợp được sử dụng phổ biến trong cache hơn so với 2
phương pháp trên vì phương pháp ánh xạ tập kết hợp tận dụng được ưu điểm của cả hai phương pháp ánh xạ trực tiếp
và ánh xạ kết hợp đầy đủ: nhanh do ánh xạ trực tiếp được sử dụng cho ánh xạ dòng, ít xung đột do ánh xạ từ các trang
bộ nhớ đến các đường cache là không cố định. Nhờ vậy, phân bố sử dụng không gian cache đồng đều hơn và đạt hệ số
hit cao hơn. Nhược điểm lớn nhất của phương pháp này là có độ phức tạp thiết kế và điều khiển cao do cache được chia
thành một số đường, thay vì chỉ một đường duy nhất.
Câu 9: Nguyên tắt hoạt động của bộ nhớ ảo? Sự khác nhau cơ bản giữa chế độ hoạt động của bộ nhớ ảo và bộ nhớ Cache?
Bộ nhớ ảo (Virtual memory) : đó là một vùng không gian lưu trữ gần giống như bộ nhớ trong (RAM) nhưng lại được
đặt trên đĩa cứng và khoản không gian này được cố định (không thể thay đổi địa chỉ vật lý của các ô nhớ trên HDD).
Bộ nhớ ảo khi có thất bại, tương ứng với việc phải thâm nhập vào ổ đĩa. Việc thâm nhập này rất chậm nên người ta
chọn phương án hoàn toàn phối hợp trong đó các khối (trang) có thể nằm ở bất kỳ vị trí nào trong bộ nhớ trong. Cách
này cho tỉ lệ thất bại thấp.
Sự khác nhau giữa bộ nhớ cache và bộ nhớ ảo :
Đại lượng điển hình cho bộ nhớ cache và bộ nhớ ảo.
So với bộ nhớ cache thì các tham số của bộ nhớ ảo tăng từ 10 đến 100.000 lần
Phân loại bộ nhớ ảo :
Loại với khối có dung lượng cố định gọi là trang.
Loại có chiều dài thay đổi gọi là đoạn.
8 - Phân tích các điểm giống và khác nhau của SRAM và DRAM. Tại sao SRAM nhanh hơn DRAM và DRAM
rẻ hơn SRAM?
Giống nhau: Đều là bộ nhớ RAM nên có các đặc điểm chung của RAM là: được chế tạo theo công nghệ bán dẫn và
thuộc loại bộ nhớ không ổn định, tức là, thông tin trong RAM chỉ tồn tại khi có nguồn điện nuôi và mất khi không còn
nguồn điện nuôi, cho phép truy cập ngẫu nhiên – các ô nhớ có thể được truy cập một cách ngẫu nhiên không theo trật
tự nào và tốc truy cập các ô nhớ là tương đương nhau. Khác nhau: SRAM: mỗi bit của SRAM được cấu tạo dựa trên
mạch lật, SRAM có tốc độ truy cập cao là do các bit có cấu trúc đối xứng và thông tin trong bit SRAM ổn định nên
không cần quá trình làm tươi. Tuy nhiên, do mỗi bit SRAM cần nhiều transitor và có cấu trúc khá phức tạp nên mật độ
cấy linh kiện thường thấp và giá thành SRAM khá cao. Còn DRAM được hình thành dựa trên tụ điện. Do bản chất tụ
thường tự phóng điện nên điện tích trong tụ có xu hướng giảm dần dẫn đến thông tin trong tụ cũng bị mất theo. Để
tránh bị mất thông tin, điện tích trong tụ cần được nạp lại thường xuyên – quá trình này được gọi là quá trình làm tươi
các bit DRAM. DRAM thường có tốc độ truy cập chậm hơn so với SRAM là do: (1) có trễ khi nạp điện vào tụ, (2) cần
quá trình làm tươi cho tụ và (3) các mạch DRAM thường dùng kỹ thuật dồn kênh để tiết kiệm đường địa chỉ. Tuy
nhiên, do mỗi bit DRAM có cấu trúc đơn giản, sử dụng ít transitor nên mật độ cấy linh kiện thường cao và giá thành rẻ
hơn nhiều so với SRAM.
Câu 10:Phân biệt 2 khái niệm Segment và Selector> Vẽ biểu đồ quá trình chuyển động địa chỉ dạng Selector:offset sang
địa chỉ tuyến tính 32 bit trong cơ chế quản lý theo đoạn của VXL Intel 80386 trở lên?
8086 sẽ không phân biệt các đâu trên bộ nhớ là code, data hay stack. Nếu CS=DS thì code cũng là data mà data cũng là
code. Ngoài ra không có hạn chế gì, bạn tự do đọc thi hành hay thay đổi code, dữ liệu cũng tất cả trong memory. vị dụ
kernel của DOS được tải lên ở vùng nhớ 0x40000, bảng Interupt 0x0, đều có thể thay đổi bởi bất cứ 1 chương trình
bình thường nào. Rõ ràng 8086 chỉ thích hợp cho hệ thống 1 người dùng.
Bắt đầu từ 80286 CPU 16 bít protected mode rồi 80386 CPU 32 bít protected mode. Tất cả các dòng CPU Intel sau này
cho đến Pent IV đều chung kiến trúc protected nên người ta gọi là dòng i386.
Ở chế độ protected mode, bộ nhớ máy tính được bảo vệ chặt chẽ việc truy xuất được phần cứng CPU kiểm soát. Lúc
này 1 địa chỉ được xác định bởi 1 thanh ghi segment selector 16 bít và chỉ mục 32 bít.. Có 6 thanh ghi segment selector
cs,ss,ds,es,gs,fs.Điểm khác của thanh ghi segment selector và thanh ghi segment ở 8086 ở chổ thanh ghi segment xác
định trực tiếp vùng nhớ còn thanh ghi segment selector lại xác định 1 segment descriptor (mô tả đoạn) trong bảng mô
tả. Rồi giá trị trong segment descriptor mới giúp chúng ta xác định bộ nhớ vật lý.
Câu 11:Nêu những thuận lợi chính với việc sử dụng cùng đệm TLB (translation lookeaside buffer) trong tổ chức bộ nhớ ảo
của các họ VXL tiên tiến hiện nay?
Một mục tiêu khác của bộ nhớ phân cấp là mở rộng bộ nhớ chính bằng cách sử dụng đĩa cứng, gọi là bộ nhớ ảo. Bộ nhớ
ảo cho phép chạy các chương trình trên các bộ nhớ địa chỉ ảo lớn hơn bộ nhớ vật lý. Nó cũng cho phép nhiều quá trình
chạy đồng thời. Nhược điểm của bộ nhớ ảo với phân trang(bộ nhớ đệm) bao gồm tiêu tốn nhiều tài nguyên hơn(lưu trữ
các bảng page) và truy cập bộ nhớ nhiều hơn(để truy cập đến bảng page). Bộ nhớ ảo cũng gánh thêm chức năng biên
dịch để chuyển đổi địa chỉ ảo sang địa chỉ vật lý. Quan hệ giữa bộ nhớ ảo và bộ nhớ chính tương tự như quan hệ giữa
bộ nhớ chính và cache. Khái niệm về bộ nhớ cache và TLB thường gây nhầm lẫn. Trong thực tế, TLB là một cache.
Điều đó rất quan trọng để nhận ra rằng địa chỉ ảo phải được biên dịch sang địa chỉ vật lý trước khi thực hiện những việc
khác, và đó chính là những gì TLB thực hiện. Cho dù cache và paged memory có vẻ giống nhau, nhưng vẫn có sự khác
biệt: cache tăng hiệu quả thời gian truy cập tới bộ nhớ chính trong khi đó phân trang lại tăng kích cỡ bộ nhớ chính.
- Một biện pháp thành công khác là dùng bộ nhớ ảo ,bộ nhớ ảo cho phép chạy những chương trình mà địa chỉ ảo cần
thiết lớn hơn địa chỉ thật .Cho phép nhiều tiến trình chạy cùng 1 lúc . Trong đó TLB được dùng để lưu trữ những cặp
địa chỉ ảo/thật được sử dụng . Bộ nhớ ảo chuyển đổi từ địa chỉ ảo sang địa chỉ thật ,xử lý những trang lỗi trên đĩa thay
vì bộ nhớ chính . Mối quan hệ giữa bộ nhớ chính và bộ nhớ ảo gần giống với quan hệ giữa bộ nhớ chính và bộ đệm
.Thực tế TLB là bộ đệm . Một điều quan trọng để nhận thấy là địa chỉ ảo phải được chuyển dịch sang địa chỉ vật lý
trước khi làm bất cứ vịêc gì và đó là vịêc mà TLB làm .Mặc dù bộ đệm và phân trang vùng nhớ gần giống nhau nhưng
các đối tượng lại khác nhau Bộ đệm tăng khả năng truy suất bộ nhớ chính trong khi đó bộ nhớ ngòai tăng kích cỡ bộ
nhớ chính .
->Bên cạnh bộ nhớ Cache cho lệnh và cho dữ liệu , bộ vi xử lí có nhiều kiểu của Cache : đó là Bộ đệm TLB (
Translation – Lookaside Buffer ) . Những bộ đệm này được dùng để lưu trữ sự kết nối giữa địa chỉ trang vật lí với địa
chỉ trang ảo từ những Bảng trang địa chỉ .
Số lượng của danh mục TLB xác định có bao nhiêu trang bộ nhớ có thể làm việc mà không mất công chuyển sang
Bảng trang khác
Itlb: bộ đệm TLB cho lệnh, DTLB: Bộ đệm TLB cho dữ liệu
Bảng 1 : Khả năng TLB của bộ vi xử lí K8 và K10
Câu 12:Phân biệt 2 khái niệm địa chỉ tuyến tính và địa chỉ vật lý? Vẽ biểu đồ quá trình chuyển động địa chỉ dạng tuyến
tính 32 bit sang địa chỉ vật lý 32 bit trong cơ chế quản lý theo trang của VXL Intel 80386 trở lên.
Phân biệt địa chỉ vật lý ,địa chỉ logic trong CPU 8088/8086?
CPU 8088/8086 chỉ có các thanh ghi địa chỉ có kích thước 16 bit, nghĩa là nếu không có kỹ thuật gì đặc biệt thì chúng
chỉ có khả năng đánh địa chỉ (ý nói là quản lý) được 2^16 ô nhớ (kích thước ô nhớ phụ thuộc vào kích thước data bus) :
Ô nhớ thứ nhất có địa chỉ vật lý là 0
Ô nhờ thứ hai có địa chỉ vật lý là 1
....
Ô nhớ thứ (2^16)=65536 có địa chỉ vật lý là 65535.
Quá ít.
Vậy nếu chỉ có các thanh ghi địa chỉ 16 bit thì làm sao có thể quản lý được một số lượng các ô nhớ lớn hơn 65536?
Câu trả lời là sử dụng kỹ thuật địa chỉ logic theo khuôn dạng:
[Địa chỉ phân đoạn]:[Offset] sao cho:
[Địa chỉ vật lý]=[Địa chỉ phân đoạn]*16+[Offset].
Trong đó [Địa chỉ phân đoạn], [Offset] là các số 16 bit (có giá trị lớn nhất là 65535) đủ để lưu vào các thanh ghi địa
chỉ.
Các phần mềm chạy trên CPU 8088/8086 định vị các ô nhớ bằng địa chỉ logic [Địa chỉ phân đoạn]:[Offset]. CPU sẽ áp
dụng công thức trên để xác định địa chỉ vật lý của ô nhớ mà chương trình cần truy xuất.
Sau này, khi các CPU có thanh ghi địa chỉ 32 bit và hệ điều hành 32 bit ra đời thì kỹ thuật địa chỉ logic trên bị đào thải.
Bởi vì với một thanh ghi địa chỉ có kích thước 32 bit, ta định vị được một số lượng đủ lớn (2^32) các ô nhớ cho bất cứ
nhu cầu nào.
Địa chỉ vật lý chính là địa chỉ ngăn nhớ (main memory) cần truy cập
địa chỉ vật lý = địa chỉ cơ sở + chỉ số
+địa chỉ cơ sở là địa chỉ bit đầu tiên của thanh ghi cơ sở ---> CPU bao nhiêu bit thì nó sẽ là số chia hết cho số bit của
CPU(8086 là CPU 16 bit--> địa chỉ này chia hết cho 16,MIPS là CPU 32 bit --> địa chỉ này chia hết cho 32)
+ chỉ số đựoc xác định thông qua thanh ghi chỉ số:chứa độ lệch địa chỉ giữa ngăn nhớ cần truy cập so với ngăn nhớ cơ
sở
địa chỉ vật lý = data segment + offset
->Địa chỉ logic và địa chỉ vật lý:
Các địa chỉ trong một đoạn thay đổi từ 0000h ÷ FFFFh, tương ứng với chiều dài
đoạn là 64 KB. Một địa chỉ trong một đoạn được gọi là địa chỉ logic hay offset. Ví dụ
như địa chỉ logic 0010h của đoạn mã trong hình 2.9 sẽ có địa chỉ thật sự là 28000h +
0010h = 28010h. Địa chỉ này gọi là địa chỉ vật lý. Địa chỉ vật lý chính là địa chỉ thật
sự xuất hiện ở bus địa chỉ, nó có chiều dài 20 bit còn địa chỉ logic là độ lệch (offset) từ
vị trí 0 của một đoạn cho trước.
VD: Giả sử xét các đoạn như hình 2.9. Địa chỉ vật lý tương ứng với địa chỉ
logic 1000h trong đoạn stack là:
29000h + 1000h = 2A000h
Địa chỉ vật lý tương ứng với địa chỉ logic 2000h trong đoạn mã là:
28000h + 2000h = 2A000h
Ta thấy rằng có thể địa chỉ vật lý trùng nhau khi địa chỉ logic khác nhau nghĩa
là một địa chỉ vật lý có thể có nhiều địa chỉ logic khác nhau.
Để chỉ địa chỉ logic 1000h trong đoạn mã, ta dùng ký hiệu CS:1000h. Tương tự
như vậy cho các đoạn khác, nghĩa là địa chỉ logic 1111h trong đoạn dữ liệu sẽ là
DS:1111h.
Mọi lệnh tham chiếu bộ nhớ sẽ có một thanh ghi đoạn mặc nhiên. Thanh ghi IP
cung cấp địa chỉ offset khi truy xuất đến đoạn mã và BP cho đoạn stack. Ví dụ như IP
= 1000h và CS = 2000h thì BIU sẽ truy xuất đến địa chỉ 20000h + 1000h = 21000h và
nhận byte tại vị trí này.
__________________
III.Công nghệ mới :
80386 là VXL đầu tiên sử dụng thanh ghi 32 bit, cho phép tăng không gian nhớ lên đến 4GB với 4 băng nhớ, không
gian địa chỉ ảo có thể lên tới 64TB. Ngoài ra, 80386 còn có 1 số thanh ghi đặc biệt mà các VXL trước đó không có: đó
là thanh ghi gỡ rối ( DR0=>DR4 ) và kiểm tra (TR0=>TR7 ); các thanh ghi điều khiển (CR0=>CR4 ).80386 có chế độ
8086 ảo cho phép chuyển đổi dễ dàng giữa 2 chế độ thực 8086 và chế độ bảo vệ.( Đây là điểm rất khác biệt so với
80286 )
80386 có tốc độ vượt trội mà không có loại DRAM nào thời vào điểm đó tương thích được, do đó 80386 đã sử dụng
phương pháp “nhớ trung gian tốc độ nhanh” ( caching ) mà các thế hệ trước chưa có.
IV.Kết luận :
80386 là một bộ vi xử lý 32 bit do hãng Intel đưa ra vào tháng 10 năm 1985 và được dùng trong các máy tính IBM và
tương thích; chẳng hạn như PS/ 2 Model 80. Intel 80386 đại diện cho bước tiến có tính cách mạng so với tiền thân của
nó.
Chip 80386 là bộ vi xử lý hoàn toàn 32 bit, có nghĩa là nó có các thanh ghi 32 bit, truyền thông tin mỗi lần 32 bit trên
bus dữ liệu và có thể dùng 32 bit để định địa chỉ,giao tiếp này gọi là giao tiếp cục bộ (local bus).
Tại sao lại cần bxl 64-bit?
Ứng dụng ngày nay bắt đầu đòi hỏi những tài nguyên vô cùng lớn của máy tính, ngay cả 4GB RAM cũng chẳng phải là
con số lớn lao gì so với công việc của một ứng dụng “tầm tầm hạng trung”. Tại sao lại là 4GB mà không phải con số
nào khác? Thật đơn giản, BXL 32-bit chỉ có thể định địa chỉ bộ nhớ với 32 chữ số nhị phân, vì vậy dung lượng bộ nhớ
tối đa mà hệ thống x86-32 có thể kiểm soát được giới hạn ở 232 Byte = 4,297,967,296 Byte = 4GB. Lưu ý là BXL
Xeon có khả năng mô phỏng tới 36-bit địa chỉ, tức là có thể quản lý tới 64GB bộ nhớ, tuy nhiên phải trả giá về hiệu
suất. Đó là một trong những nguyên nhân dẫn đến việc nghiên cứu chế tạo BXL 64-bit.
?
Câu 1: Định nghĩa ngắt là gì? Vi xử lý nào đáp ứng yêu cầu ngắt? Chương trình phục vụ ngắt như thê nào? Có bao nhiêu
ngắt
Vxl Z8 có đáp ứng yêu cầu ngắt.
Ngắt (interrupt) là quá trình dừng chương trình chính đang chạy để ưu tiên thực hiện
một chương trình khác, chương trình này được gọi là chương trình phục vụ ngắt (ISR –
Interrupt Service Routine). ISR hoàn toàn giống với một chương trình bình thường trên máy
tính, nghĩa là nó có khả năng truy xuất đến tất cả các lệnh ngôn ngữ máy của μP. Tuy nhiên
cuối ISR sẽ kết thúc bằng lệnh IRET (Interrupt Return) để μP tiếp tục thực hiện lệnh đã kết
thúc trước đây.
.Các nguyên nhân dẫn đến ngắt là:
- Bản thân chương trình đang thực hiện bị lỗi, ví dụ như: chia cho 0, …
- Do tác động của thiết bị ngoại vi, ví dụ như: thực hiện lệnh in nhưng máy in lỗi, ghi dữ liệu vào đĩa nhưng không có
đĩa, …
- Do lập trình viên chủ động gọi các ngắt có sẵn.
Một cách đơn giản, chúng ta có thể xem ngắt như là quá trình gọi chương trình con
nhưng các chương trình con này được tạo ra sẵn trong máy tính và quá trình gọi này có thể
xảy ra tại thời điểm không xác định trước.
Sự kiện (Event) là một tác động lên một đối tượng trong môi trường Windows. Khi
có một sự kiện xảy ra, Windows sẽ gởi thông điệp (message) đến đối tượng. Các sự kiện
thường xảy ra là:
- Sự kiện chuột: Click, Double Click, …
- Sự kiện bàn phím: nhấn phím, nhả phím, …
- Sự kiện cửa sổ: Activate, Load, Unload, …
Trong các quá trình ngắt, ta phân biệt thành 2 loại: ngắt cứng và ngắt mềm.
Ngắt mềm : là ngắt được gọi bằng một lệnh trong chương trình ngôn ngữ máy. Ngắt mềm được
thục hiện trên hợp ngữ thông qua lệnh INT. Đối với các ngôn ngữ bậc cao hơn, vẫn cho
phép thực hiện gọi ngắt nhưng phải được biên dịch thành lệnh INT trong hợp ngữ rồi mời
thực hiện.
Ngắt cứng :khác với ngắt mềm, ngắt cứng không được khởi động bên trong máy tính mà do các
linh kiện điện tử tác đông lên hệ thống. Ngắt cứng cũng được chia thành 2 loại: ngắt che
được và ngắt không che được. Ngắt che được là ngắt có thể cho phép hay không cho phép
thực thi bằng phần mềm thông qua cờ ngắt IF (Interrupt Flag): lệnh CLI (Clear Interrupt Flag) sẽ cấm ngắt và lệnh STI (Set Interrupt Flag) sẽ cho phép các ngắt này hoạt động.
Khi thực hiện lệnh gọi một ngắt nào đó, chương trình con phục vụ cho ngắt sẽ được gọi. Để thực hiện các ngắt tương ứng, địa chỉ thực hiện các chương trình con phục vụ ngắt
được đặt trong một bảng, gọi là bảng vector ngắt.
Bảng vector ngắt gồm có 256 phần tử, mỗi phần tử gồm 4 byte ứng với 256 ngắt (từ ngắt 0 đến ngắt 0FFh). Mỗi phần tử trong bảng vector ngắt chứa 2 địa chỉ: địa chỉ thanh ghi
đoạn đưa vào CS và địa chỉ offset của chương trình phục vụ ngắt đưa vào IP. Khi có một quá trình ngắt xảy ra, CPU sẽ
tìm địa chỉ bắt đầu của chương trình ngắt
được chứa trong bảng vector ngắt theo số thự tự ngắt. Do một phần tử trong bảng vector ngắt chiếm 4 byte nên để tìm giá trị địa chỉ trong bảng vector ngắt, ta chỉ cần nhân số thứ tự
ngắt với 4.
3. Gọi ngắt và chặn ngắt
Quá trình gọi ngắt từ hợp ngữ đơn giản là thực hiện lệnh INT STT_ngắt sau khi nạp các tham số cần thiết cho ngắt. Khi thực hiện lệnh gọi ngắt, CPU sẽ tìm kiếm trong bảngvector ngắt địa chỉ của chương trình phục vụ ngắt. Người sử dụng cũng có thể xây dựng môt
chương trình cơ sở như các chương trình xử lý ngắt. Sau đó, các chương trình khác có thể gọi ngắt ra để sử dụng. Một chương trình có thể gọi chương trình con loại này mà không cần
biết địa chỉ của nó.
Như vậy, nếu muốn thay đổi ngắt, ta có thể thay đổi nội dung trong bảng vector ngắt để chỉ đến chương trình phục vụ do người sử dụng tự xây dựng và chương trình này sẽ được thực hiện khi ngắt được gọi. Để làm điều này, ta chỉ cần tìm vị trí của vector ngắt tương ứng
trong bảng và thay đổi giá trị của nó. Điều này thực hiện được do bảng vector ngắt đặt trong RAM và được nạp mỗi khi khởi động hệ thống
Câu 2:Nguyên tắc của việc trao đổi dữ liệu với thiết bị vào ra bằng phương pháp DMA? Quá trình hoạt động của ngắt như
thế nào?
Một bộ điều khiển DMA có thể tạo ra các địa chỉ và bắt đầu nhớ đọc hoặc viết chu kỳ. Nó chứa một số đăng ký có thể được viết và đọc bởi CPU. Chúng bao gồm đăng ký địa chỉ bộ nhớ, số byte một đăng ký, và một hoặc nhiều đăng ký kiểm soát. Kiểm soát đăng ký chỉ định cổng I / O để sử dụng, hướng chuyển giao (đọc từ thiết bị I / O hoặc bằng văn bản cho các thiết bị I / O), đơn vị chuyển giao (byte tại một thời gian hoặc từ tại một thời điểm), và số byte để chuyển
giao trong một bùng nổ. [1]
Để thực hiện một đầu vào, đầu ra hoặc hoạt động bộ nhớ, bộ nhớ, bộ xử lý máy chủ khởi tạo bộ điều khiển DMA với một số số lượng từ chuyển nhượng, và địa chỉ bộ nhớ để sử dụng. CPU sau đó sẽ gửi các lệnh đến một thiết bị ngoại vi để bắt đầu chuyển dữ liệu. Bộ điều khiển DMA sau đó cung cấp địa chỉ và đường điều khiển đọc / ghi vào bộ nhớ hệ thống. Mỗi lần một từ dữ liệu đã sẵn sàng để được chuyển giao giữa các thiết bị ngoại vi và bộ nhớ, bộ điều khiển
DMA gia tăng địa chỉ nội bộ của mình đăng ký cho đến khi khối đầy đủ các dữ liệu được chuyển giao.
DMA chuyển có thể xảy ra một từ tại một thời điểm, cho phép CPU truy cập bộ nhớ trên các chu kỳ xe buýt thay thế -
điều này được gọi là chu kỳ ăn cắp từ bộ điều khiển DMA và CPU tranh để truy cập bộ nhớ. Trong chế độ DMA nổ,
CPU có thể được đưa vào giữ trong khi chuyển DMA xảy ra và một khối đầy đủ có thể hàng trăm hoặc hàng ngàn từ có
thể được di chuyển. [2] Trong trường hợp chu kỳ bộ nhớ nhanh hơn nhiều so với chu trình xử lý, một chu kỳ xen kẽ
DMA có thể, bộ điều khiển DMA sử dụng bộ nhớ trong khi CPU có thể không.
Trong một hệ thống xe buýt làm chủ , cả hai CPU và các thiết bị ngoại vi có thể được cấp kiểm soát của bus bộ nhớ.
Trường hợp thiết bị ngoại vi có thể trở thành xe buýt chủ, nó có thể trực tiếp viết thư cho bộ nhớ hệ thống mà không có
sự tham gia của CPU, cung cấp địa chỉ bộ nhớ và tín hiệu điều khiển theo yêu cầu. Một số biện pháp phải được cung
cấp cho bộ vi xử lý vào một điều kiện giữ để xe buýt tranh không xảy ra.
Quá trình hoạt động của ngắt:
->Chế độ Burst
Toàn bộ khối dữ liệu được chuyển giao trong một trình tự tiếp giáp. Một khi các bộ điều khiển DMA là cấp quyền truy
cập hệ thống xe buýt của CPU, nó chuyển tất cả các byte dữ liệu trong khối dữ liệu trước khi phát hành kiểm soát của
hệ thống xe buýt trở lại với CPU. Chế độ này rất hữu ích để tải chương trình hay tập tin dữ liệu vào bộ nhớ, nhưng làm
cho CPU không hoạt động trong thời gian tương đối dài của thời gian. Chế độ này cũng được gọi là khối Transfer
Mode.
[ sửa]Chế độ Cycle Stealing
Chu kỳ chế độ Trộm cắp là một thay thế khả thi cho các hệ thống, trong đó CPU không nên bị vô hiệu hóa cho độ dài
của thời gian cần thiết cho các phương thức chuyển giao nổ . Trong chế độ chu trình ăn cắp, bộ điều khiển DMA có
được quyền truy cập vào hệ thống xe buýt cùng một cách như trong chế độ nổ, sử dụng BR (xe buýt yêu cầu) và BG
(Bus Grant) tín hiệu, mà là hai tín hiệu điều khiển giao diện giữa CPU và DMA controller. Tuy nhiên, ở chế độ chu
trình ăn cắp, sau khi một byte dữ liệu chuyển giao sự kiểm soát của hệ thống xe buýt deasserted với CPU thông qua
BG. Đó là sau đó liên tục yêu cầu một lần nữa thông qua BR, chuyển nhượng một byte dữ liệu theo yêu cầu, cho đến
khi toàn bộ khối dữ liệu đã được chuyển giao. Bằng cách tiếp tục có được và phát hành sự kiểm soát của hệ thống xe
buýt, bộ điều khiển DMA cơ bản interleaves hướng dẫn và truyền dữ liệu. CPU xử lý một lệnh, sau đó bộ điều khiển
DMA chuyển một dữ liệu giá trị, và như vậy. Một mặt, các khối dữ liệu không được chuyển một cách nhanh chóng ở
chế độ chu trình ăn cắp như trong chế độ nổ, nhưng mặt khác, CPU không phải là ngừng hoạt động miễn là trong burst
mode. Chu kỳ chế độ ăn cắp rất hữu ích cho các bộ điều khiển để kiểm tra dữ liệu trong thời gian thực.
[ sửa ]Chế độ trong suốt Các chế độ trong suốt thời gian nhất để chuyển giao một khối dữ liệu, nhưng nó cũng là phương thức hiệu quả nhất về hiệu năng hệ thống tổng thể . Bộ điều khiển DMA chỉ truyền dữ liệu khi CPU thực hiện các hoạt động mà không sử
dụng hệ thống xe buýt. Đây là lợi thế chính của chế độ minh bạch rằng CPU không bao giờ ngừng thực hiện các
chương trình của nó và chuyển DMA là miễn phí về thời gian. Những bất lợi của chế độ minh bạch rằng phần cứng cần phải xác định, khi CPU không phải là sử dụng hệ thống xe buýt, có thể phức tạp và tương đối đắt tiền.__Là máy xử lý dữ liệu, thực thi tự động dưới sự điều khiển của một danh sách các câu lệnh lưu trong bộ nhớ
Kiến trúc máy tính đề cập đến những thuộc tính hệ thống mà lập trình viên có thể quan sát được. Đó là các thuộc tính có ảnh hưởng trực tiếp đến việc thực thi một chương trình, ví dụ như tập chỉ thị của máy tính, số bit được sử dụng để biểu diễn dữ liệu, cơ chế nhập/xuất, kỹ thuật định địa chỉ bộ nhớ, v.v...
Tổ chức máy tính quan tâm đến các đơn vị vận hành và sự kết nối giữa chúng nhằm hiện thực hóa những đặc tả về kiến trúc, chẳng hạn như về tín hiệu điều khiển, giao diện giữa máy tính với các thiết bị ngoại vi, kỹ thuật bộ nhớ được sử dụng
Đặc tính của IAS
Kỹ thuật stored-program
Chương trình được đưa vào bộ nhớ chính đã được địa chỉ hóa và máy tính dùng bộ đếm chương trình để thi hành tuần tự các lệnh.
Bộ nhớ
- 1000 vị trí lưu trữ, gọi là word,
- 1 word = 40 bit.
- Mỗi số được biểu diễn bằng 1 bit dấu và một giá trị 39 bit.
-Một word có thể chứa 2 chỉ thị 20 bit, với mỗi chỉ thị gồm một mã thao tác 8 bit (op code) đặc tả thao tác sẽ được thực hiện và một địa chỉ 12 bit định hướng đến một word trong bộ nhớ (địa chỉ này đi từ 0 đến 999).
Sự khác biệt cơ bản giữa AMD và Intel
a) Cách đặt tên
• AMD: Athlon 64 X2 4800+, Athlon X2 BE-2350
[2 ký tự biểu thị nhóm]-[ký tự biểu thị dòng][3 ký tự biểu thị model]
• Intel : Pentium 4 3GHz , Pentium 4 630, Core2 Duo-E4500
b)Các công nghệ tiêu biểu
• Memory Controller
• HyperTransport
• Hyper Threading
c) Tỏa nhiệt
CPU 8086/8088 có tất cả 14 thanh ghi nội. Các thanh ghi này có thể phân loại
như sau:
- Thanh ghi dữ liệu
AX (ACC – Accumulator): thanh ghi tích luỹ
BX (Base): thanh ghi cơ sở
CX (Count): đếm
DX (Data): thanh ghi dữ liệu
AH và AL, BH và BL, CH và CL, DH và DL.
- Thanh ghi chỉ số và con trỏ
SP, BP, SI và DI
- Thanh ghi đoạn
CS (Code segment), DS (Data segment), SS
(stack segment) và ES (extra segment),
- Thanh ghi trạng thái và điều khiển
TF, IF và DF
OF, SF, ZF, AF, PF và CF)
Một số thuật ngữ liên quan
- BUS: gồm nhiều dây dẫn điện nhỏ gộp lại, là hệ thống truyền dữ liệu giữa
các bộ phận trong máy tính.
- FSB (Front Side Bus): bus từ CPU tới bộ nhớ chính.
- BSB (Back Side Bus): bus từ bộ điều khiển bộ nhớ tới Cache level 2.
- Cache memory: Là loại bộ nhớ có dung lượng rất nhỏ (thường nhỏ hơn
1MB) và chạy rất nhanh (gần bằng tốc độ của CPU). Thông thường thì Cache nằm gần
CPU và có nhiệm vụ cung cấp những dữ liệu thường hay đang sử dụng cho CPU. Sự
hình thành của Cache là một cách nâng cao hiệu quả truy xuất của máy tính mà thôi.
Những dữ liệu thường sử dụng (hoặc đang) được chứa trong Cache, mỗi khi xử lý hay
thay đổi dữ liệu, CPU sẽ dò trong Cache trước xem có tồn tại hay không, nếu có nó sẽ lấy
ra dùng lại còn không thì sẽ tìm tiếp vào RAM hoặc các bộ phận khác. Lấy một ví dụ đơn
giản là nếu mở Microsoft Word lên lần đầu tiên sẽ thấy hơi lâu nhưng mở lên lần thứ hai
thì nhanh hơn rất nhiều vì trong lần mở thứ nhất các lệnh để mở Microsoft Word đã được
lưu giữ trong Cache, CPU chỉ việc tìm nó và dùng lại. Cache rất đắt tiền và chế tạo rất
khó khăn bởi nó gần như là CPU (về cấu thành và tốc độ). Thông thường Cache nằm gần
CPU, trong nhiều trường hợp Cache nằm bên trong CPU. Người ta gọi Cache Level 1
(L1), Cache level 2 (L2)...là do vị trí của nó gần hay xa CPU. Cache L1 gần CPU nhất,
sau đó là Cache L2...
Cấu trúc cổng nối tiếp
Cổng nối tiếp được sử dụng để truyền dữ liệu hai chiều giữa máy tính và ngoại
vi, có các ưu điểm sau:
- Khoảng cách truyền xa hơn truyền song song.
- Số dây kết nối ít.
- Có thể truyền không dây dùng hồng ngoại.
- Có thể ghép nối với vi điều khiển hay PLC (Programmable Logic Device).
- Cho phép nối mạng.
- Có thể tháo lắp thiết bị trong lúc máy tính đang làm việc.
- Có thể cung cấp nguồn cho các mạch điện đơn giản
Sô ñoà khoái cuûa moät heä thoáng maùy tính:
Trong sô ñoà naøy ta thaáy roõ caùc thaønh phaàn cô baûn cuûa moät heä thoáng maùy tính bao goàm:
- Boä xöû lyù trung taâm (Central Processing Unit - CPU).
- Boä nhôù baùn daãn (Memory) goàm boä nhôù chæ ñoïc (Read Only Memory – ROM) vaø
boä nhôù truy xuaát ngaãu nhieân (Random Access Memory -RAM).
- Giao tieáp vaøo/ra duøng ñeå gheùp noái vôùi caùc thieát bò ngoaïi vi.
- Caùc Bus truyeàn thoâng tin
Caùc khoái chöùc naêng lieân heä vôùi nhau thoâng qua caùc tín hieäu goïi laø bus heä thoáng
goàm 3 thaønh phaàn: bus döõ lieäu, bus ñòa chæ vaø bus ñieàu khieån.
CPU laø moät vi maïch ñieän töû coù ñoä tích hôïp raát cao vaø ñoùng vai troø chuû ñaïo trong
quaù trình ñieàu khieån hoaït ñoäng cuûa toaøn boä heä thoáng. CPU ñoïc maõ leänh döôùi daïng caùc
chuoãi bit 0 vaø 1 (töùc daïng nhò phaân) töø boä nhôù, sau ñoù giaûi maõ leänh vaø thöïc hieän leänh baèng caùch phaùt ra caùc tín hieäu ñieàu khieån caùc boä phaân khaùc. Beân trong CPU coù thanh ghi IP (Instruction Pointer) hoaëc PC (Program Counter) chöùa ñòa chæ cuûa leänh tieáp theo
maø CPU phaûi thöïc hieän, thanh ghi leänh IR (Instruction Register) chöùa leänh ñoïc ñöôïc tö boä nhôù, moät soá thanh ghi khaùc duøng laøm toaùn haïng ñeå tính toaùn, taïo ra ñòa chæ troû ñeán döõ lieäu…Beân trong CPU coøn coù ALU (Arithmetic and Logic Unit) chòu traùch nhieäm thöïc hieän caùc pheùp toaùn logic vaø soá hoïc.
Boä nhôù baùn daãn coøn ñöôïc goïi laø boä nhôù trong goàm ROM vaø RAM. ROM thöôøng duøng ñeå löu tröõ chöông trình khôûi taïo heä thoáng moãi khi khôûi ñoäng (ví duï nhö ROM BIOS) vaø CPU seõ ñoïc maõ leänh töø ñaây ñeå khôûi taïo heä thoáng. RAM thöôøng ñöôïc duøng ñeå chöùa chöông trình öùng duïng, döõ lieäu, caùc keát quaû tính toaùn trung gian vaø caû moat phaàn cuûa chöông trình ñieàu khieån heä thoáng.
Boä gheùp noái vaøo ra cho pheùp gheùp noái heä thoáng vôùi caùc thieát bò vaøo/ ra (I/O)
nhö maøn hình, baøn phím, chuoät, oã ñóa…thoâng qua caùc ñòa chæ coång vaøo/ ra (Port).
Bus ñòa chæ bao goàm caùc tín hieäu duøng ñeå chuyeån taûi ñòa chæ (thöôøng ñöôïc kyù
hieäu laø A ví duï CPU coù 20 tín hieäu ñòa chæ thì ñöôïc kyù hieäu töø A0 ñeán A19). Khi ñoïc/ghi boä nhôù (hoaëc I/O), CPU ñöa ra treân Bus naøy ñòa chæ cuûa boä nhôù (hoaëc I/O) caàn ñoïc/ ghi.
Nhö vaäy, soá löôïng tín hieäu ñòa chæ seõ quyeát ñònh khoâng gian boä nhôù (töùc laø soá löôïng o nhôù) maø CPU coù theå ñònh vò ñöôïc. Thí duï: CPU 8088/8086 coù 20 bít tín hieäu ñòa chæ thì khoâng gian boä nhôù cuûa CPU naøy laø 220 = 1M oâ nhôù, löu yù raèng caùc CPU cuûa hoï 80x86 ñònh vò theo byte neân khoâng gian boä nhôù cuûa CPU naøy laø 1Mbytes, töông töï CPU
Pentium II coù 36 tín hieäu ñòa chæ thì khoâng gian boä nhôù cuûa noù laø 64Gbytes.
Bus döõ lieäu goàm caùc tín hieäu duøng ñeå chuyeån taûi döõ lieäu (thöôøng ñöôïc kyù hieäu
laø D). Soá tín hieäu döõ lieäu quyeát ñònh soá bit döõ lieäu maø CPU coù theå xöû lyù cuøng moät luùc.
Löu yù raèng caùc tín hieäu döõ lieäu laø hai chieàu vì CPU coù theå ñoïc/ghi döõ lieäu töø boä nhôù hoaëc I/O.
Bus ñieàu khieån duøng ñeå ñieàu khieån hoaït ñoäng cuûa heä thoáng nhö caùc tín hieäu
/WR (Write) ñeå baùo hieäu CPU ñoïc döõ lieäu, /RD (Read) ñeå baùo hieäu CPU ghi döõ lieäu,
Ready cho uøng ñeå baùo cho CPU bieát boä nhôù (hoaëc I/O) saün saøng quaù trình trao ñoåi döõ
lieäu…Do ñoù, Bus ñieàu khieån cuõng phaûi laø hai chieàu.
Boä nhôù baùn daãn:
Khaùi nieäm:
Boä nhôù thöôøng ñöôïc caáu taïo töø caùc vi maïch nhôù, moät vi maïch nhôù thöôøng coù caáu
truùc nhö sau:
Caùc tín hieäu ñòa chæ duøng ñeå xaùc ñònh ví trí cuï theå cuûa moät oâ nhôù caàn ñoïc/ ghi.
Moãi oâ nhôù coù soá bit ( ñoä daøi) 1, 2 ,4, 8 ...tuyø thuoäc vaøo nhaø saûn xuaát. Soá löôïng tín
hieäu ñòa chæ quyeát ñònh dung löôïng boä nhôù (soá löôïng oâ nhôù coù trong vi maïch nhôù).
Ví duï vi maïch nhôù coù 11 tín hieäu ñòa chæ thì soá löôïng oâ nhôù toái ña laø 211 = 2 K oâ
nhôù.
Caùc tín hieäu döõ lieäu duøng ñeå trao ñoåi döõ lieäu vôùi noäi dung cuûa oâ nhôù ñaõ ñöôïc
choïn bôûi caùc tín hieäu ñòa chæ. Do ñoù, soá tín hieäu döõ lieäu xaùc ñònh kích thöôùc cuûa oâ
nhôù trong vi maïch nhôù.
Ví duï: vi maïch nhôù coù soá tín hieäu döõ lieäu laø 8 (thöôøng ñöôïc
kyù hieäu laø D0 ñeán D7) thì moãi oâ nhôù cuûa vi maïch nhôù naøy coù kích thöôùc laø 8 bit.
Caùc tín hieäu ñieàu khieån duøng ñeå xaùc ñònh traïng thaùi hoaït ñoäng cuûa vi maïch nhôù
nhö tín hieäu /CS (Chip Select) hoaëc /CE (Chip Enable) duøng ñeå cho pheùp boä nhôù hoaït ñoäng, /WR (Write) hoaëc /WE (Write Enable) xaùc ñònh traïng thaùi ghi döõ lieäu leân vi maïch nhôù…
Thí duï vi maïch nhôù HM6116 laø vi maïch nhôù loaïi SRAM 2K x 8: Coù nghóa laø vi
maïch nhôù naøy coù 2K oâ nhôù neân coù 11 tín hieäu ñòa chæ (A0 ñeán A10), 1 oâ nhôù coù ñoä
daøi laø 8 bit neân coù 8 tín hieäu döõ lieäu (D0 ñeán D7), caùc tín hieäu /CS = 0 thì cho pheùp boä nhôù hoaït ñoäng khoâng thì noù ôû ba traïng thaùi, tín hieäu /WE = 0 xaùc ñònh traïng thaùi ghi leân boä nhôù, /RD = 0 xaùc ñònh traïng thaùi ñoïc boä nhôù.
Phaân loaïi:
Coù nhieàu caùch phaân loaïi boä nhôù, caùch phoå bieán nhaát laø phaân thaønh hai loaïi: Boä
nhôù chæ ñoïc (ROM – Read Only Memory) vaø boä nhôù truy caäp ngaãu nhieân (RAM –
Random Access Memory). Tuyø theo caáu truùc cuûa ROM maø ta laïi chia ra thaønh caùc loaïi
PROM (Programmable ROM), EPROM (Erasable Programmable ROM), EAROM
(Electrically Alterable ROM), EEPROM (Electrically EPROM) hay Flash ROM.
PROM laø loïai ROM coù theå ghi (laäp trình) baèng thieát bò ñaëc bieät goïi laø boä laäp
trình PROM (PROM Programmer). Hoaït ñoäng ghi thöôøng laø söï phaù huûy caùc lieân keát
noäi taïi, ñieàu naøy daãn ñeán keát quaû laø PROM chæ coù theå laäp trình moät laàn maø thoâi.
EPROM laø loaïi ROM coù theå xoùa ñöôïc baèng tia cöïc tím vaø laäp trình ñöôïc baèng
boä laäp trình EPROM (EPROM Programmer). Quaù trình xoùa baèng tia cöïc tím nhieàu laàn seõ laøm hoûng EPROM.
EAROM coù theå thay ñoåi noäi dung moät bit taïi moät thôøi ñieåm vaø ñöôïc duøng ñeå
chöùa caùc thoâng tin khôûi taïo heä thoáng vaø caùc heä thoáng naøy ít khi thay ñoåi noäi dung cuûa
EAROM.
Flash memory hay EEPROM laø loaïi ROM cho pheùp xoùa toøan boä noäi dung (hoaëc
caùc bank ñöôïc choïn) baèng ñieän vaø laäp trình maø khoâng caàn laáy chuùng ra khoûi heä thoáng.
RAM thöôøng ñöôïc chia ra laøm 3 loaïi SRAM (Static RAM), NV RAM (Non –
Volatile RAM) vaø DRAM (Dynamic RAM).
SRAM duy trì noäi dung cuûa noù mieãn laø coù nguoàn ñieän aùp vaøo, khaùc vôùi DRAM
laø phaûi ñöôïc laøm töôi (refresh) theo chu kyø. Döõ lieäu trong SRAM seõ bò maát khi maát nguoàn nuoâi. Caùc vò trí trong boä nhôù coù theå ñöôïc truy xuaát (ñoïc/ ghi) theo trình töï baát ky khoâng lieân quan ñeán vò trí truy xuaát tröôùc ñoù.
NVRAM laø loaïi RAM khoâng bò maát thoâng tin khi maát nguoàn ñieän nuoâi. Hieän
nay, loaïi boä nhôù gaàn gioáng vôùi NVRAM laø Flash memory. NVRAM coù theå ñöôïc duøng trong maùy in, Router ñeå löu tröõ file caáu hình khi khôûi ñoäng heä thoáng.
DRAM löu tröõ caùc bi döõ lieäu trong caùc tuï ñieän rieâng leõ. Soá electron ñöôïc löu tröõ
trong tuï ñieän xaùc ñònh bit löu tröõ laø 0 hay 1. Vì caùc bit ñöôïc löu tröõ baèng caùc tuï ñieän neân quaù trình tích ñieän phaûi ñöôïc thöïc hieän laïi theo chu kyø. Caùc teá baøo DRAM nhoû hôn vaø reû tieàn hôn so vôùi SRAM. Moät soá loïai DRAM thöôøng gaëp: Fast Page Mode DRAM (FPM DRAM), Extended Data Out DRAM (EDO DRAM), Burst EDO RAM (BEDO
DRAM), Synchonous DRAM (RDRAM), Double Data Rate SDRAM (DDR SDRAM),
Rambus DRAM (RDRAM), Video DRAM (VRAM), Synchronous graphics RAM (SGRAM), Pseudostatic RAM (PSRAM).
Sau ñaây, chuùng toâi seõ trình baøy moät soá caáu truùc vaø tính chaát cuûa ROM vaø RAM
cô baûn thöôøng hay ñöôïc söû duïng.
4.2 Caáu truùc vaø hoaït ñoäng cuûa ROM
Caáu truùc beân trong cuûa ROM: Cô cheá duøng ñeå löu tröõ thoâng tin beân trong ROM
thay ñoåi tuøy theo coâng ngheä ROM khaùc nhau, trong haàu heát caùc ROM söï hieän dieän cuûa Diode (hay Transistor) seõ quyeát ñònh trò giaù löu tröõ 1 hay 0. Sô ñoà cuûa moät ROM 8x4 maø ta coù theå thieát keá töø boä giaûi maõ vaø moät soá Diode:
Caùc tín hieäu ñòa chæ ñöôïc ñöa vaøo boä giaûi maõ ñeå choïn ngoõ ra töông öùng, moãi ngoõ
ra cuûa boä giaûi maõ ñöôïc goïi laø ñöôøng Word (Word line) vì noù choïn moät haøng (töùc moat Word) cuûa baûng döõ lieäu löu tröõ trong ROM. Ví duï nhö trong tröôøng hôïp A2A1A0 = 101 thì /ROW5 ñöôïc choïn. Moãi ñöôøng thaúng trong hình ñöôïc goïi laø ñöôøng bit (bit line) vì noù töông öùng vôùi moät bit ngoõ ra cuûa ROM. Nhö ôû hình treân, moãi khi ñöôøng Word ñöôïc choïn thì ñöôøng bit baèng 0 khi coù moät Diode noái giöõa ñöôøng Word vaø ñöôøng bit. Nhö trong tröôøng hôïp haøng 5 thì trò giaù döõ lieäu ngoõ ra cuûa ROM (D3 – D0) laø 0010, löu yù la caùc ñöôøng bit ñöôïc ñeäm thoâng qua caùc coång ñaûo.
4.3 Caáu truùc vaø hoaït ñoäng cuûa RAM
Caáu truùc cô baûn cuûa SRAM ñöôïc trình baøy ôû hình beân döôùi vaø SRAM thöôøng chæ coù hai hoïat ñoäng truy xuaát ñöôïc ñònh nghóa:
Hoïat ñoäng ñoïc: Khi moät ñòa chæ ñöôïc aùp vaøo caùc ngoõ vaøo ñòa chæ (A0 ñeán An-1) trong luùc caùc tín hieäu CS vaø OE tích cöïc thì caùc ngoõ ra cuûa boä choát cuûa vò trí nhôù ñöôïc choïn seõ ñöa ra treân DOUT.
Hoïat ñoäng ghi: Khi moät ñòa chæ ñöôïc aùp vaøo caùc ngoõ vaøo ñòa chæ (A0 ñeán An-1) vaø moät töø döõ lieäu ñöôïc aùp vaøo DIN, sau ñoù CS vaø WE coù hieäu löïc. Caùc boä choát rrong vò trí nhôù ñöôïc choïn seõ môû vaø töø nhôù aùp vaøo seõ ñöôïc löu tröõ.
Caùc vò trí nhôù trong SRAM coù ñaëc tröng gioáng nhö caùc boä choát
Boä phaän löu tröõ trong moãi teá baøo (Cell) laø moät boä choát D. Khi tín hieäu ngoõ vaøo SEL_L coù hieäu löïc thì döõ lieäu löu tröõ ñöôïc ñöa ra ngoõ ra cuûa teá baøo (ñöôïc noái vôùi ñöôøng bit – 8bit line). Khi caû hai tín hieäu SEL_L vaø WR_L tích cöïc thì boä choát môû vaø bit döõ lieäu môùi ñöôïc löu tröõ.
9
- Trong caùc hoaït ñoäng ñoïc, döõ lieäu ngoõ ra laø moät haøm toå hôïp cuûa caùc ngoõ vaøo ñòa chæ. Thôøi gian truy xuaát cho caùc hoaït ñoäng ghi ñöôïc xaùc ñònh töø thôøi gian maø ngoõ vaøo ñòa chæ cuoái cuøng trôû neân oån ñònh.
- Trong caùc hoïat ñoäng ghi, döõ lieäu ngoõ vaøo ñöôïc löu tröõ trong caùc boä choát D. Ñieàu naøy coù nghóa laø döõ lieäu phaûi thoõa maõn thôøi gian thieát laäp vaø löu tröõ theo tín hieäu cho pheùp choát.
- ÔÛ beân trong, tín hieäu WR_L coù hieäu löïc chæ khi caû hai tín hieäu CS_L vaø WE_L
coù hieäu löïc. Do ñoù, chu kyø ghi baét ñaàu khi caû hai tín hieäu CS_L vaø WE_L coù
hieäu löïc vaø keát thuùc khi caû hai tín hieäu naøy khoâng coøn hieäu löïc.
Sô löôïc caáu truùc vaät lyù cuûa ñóa cöùng:
Ñóa cöùng ñöôïc caáu taïo töø nhieàu ñóa phaúng (Platter) coù töø tính ñöôïc giöõa treân moät truïc
quay (Spindle). Spindle quay trong luùc ñoù caùc ñaàu ñoïc (Head hay coøn goò laø Side ) di
chuyeån giöõa caùc Platter ñeå ñoïc ghi döõ lieäu leân caùc Platter.
Hình 2.2 Caáu truùc vaät lyù cuûa ñóa cöùng
Sô ñoà cuûa moät Platter coù theå minh hoïa nhö sau:
Hình 2.3 Sô ñoà cuûa moät Platter
Moãi Platter ñöôïc chia thaønh caùc ñöôøng coù cuøng baùn kính (Track) treân moãi Track laïi
chia thaønh caùc ñôn vò ñoïc ghi nhoû hôn goïi laø Sector, 1 Sector thöôøng coùkích thöôùc
khoaûng 512 bytes.
11
Nhö vaäy, ñeå xaùc ñònh vò trí ñoïc ghi treân ñóa cöùng caàn caùc thoâng soá : Head ( hay Side),
Cylinder, Sector. Caàn löu yù laø theo quy ñònh Head ñaùnh soá töø 0, Cylinder ñaùnh soá töø 0
vaø Sector ñaùnh soá töø 1.
Caáu truùc Master Boot Record (MBR) vaø Extended
Boot Record (EBR).
MBR naèm ôû vò trí ñaàu tieân treân ñóa cöùng (Head 0, Cylinder 0, Sector 1). MBR chöùa
nhöõng thoâng tin nhö sau:
- Master Boot Code: Chöaù ñoaïn maõ khôûi ñoäng ngaén maø BIOS seõ naïp leân vaø thöïc
hieän. Chöông trình naøy seõ chuyeån quyeàn ñieàu khieån cho chöông trình khôûi ñoäng
ñöôïc löu tröõ trong partition duøng ñeå khôûi ñoäng PC.
- Master Partition Table: Chöùa thoâng tin moâ taû söï phaân chia cuûa caùc Partition treân
ñóa cöùng. Bao goàm 4 Entry moãi Entry moâ taû moät Partition, do ñoù moät ñóa cöùng
chæ coù 4 Partition thaät söï goïi laø primary partition. Caùc Partition khaùc laø nhöõng
partition logic ñöôïc lieân keát vôùi moät trong 4 primary partition.
Master Boot Code thöïc hieän caùc chöùc naêng sau:
- Queùt baûng partition ñeå tìm Partition tích cöïc (Active).
- Tìm Sector khôûi ñoäng cuûa Partition tích cöïc.
- Taûi Boot Sector cuûa Partition tích cöïc vaøo boä nhôù.
- Chuyeån quyeàn ñieàu khieån cho ñoïan maõ khôûi ñoäng trong Boot Record.
Neáu MBR khoâng theå hoaøn thaønh nhöõng chöùc naêng naøy thì heä thoáng seõ hieån thò moät
trong nhöõng thoâng baùo beân döôùi:
Invalid partition table.
Error loading operating system.
Missing operating system.
Löu yù raèng ñóa meàm vaø caùc ñóa di ñoäng khaùc (Removable) khoâng coù chöùa MBR. Sector
ñaàu tieân treân caùc ñóa naøy laø Boot Sector vaø maëc duø moãi ñóa cöùng ñeàu coù chöùa MBR
nhöng Master Boot Code ñöôïc duøng chæ khi ñóa cöùng coù chöùa Primary Partition tích
cöïc.
Caáu truùc cuûa Partition Table:
12
Partition Table laø moät caáu truùc döõ lieäu 64 byte duøng ñeå xaùc ñònh loaïi vaø vò trí cuûa caùc
Partition treân ñóa cöùng. Moãi Partition goàm toái ña 4 entry, moãi entry goàm 16 byte vaø baét
ñaàu ôû caùc offset ñöôïc xaùc ñònh töø vò trí baét ñaàu cuûa Sector nhö sau:
- Partition 1 0x01BE (446)
- Partition 2 0x01CE (462)
- Partition 3 0x01DE (478)
- Partition 4 0x01EE (494)
13
Quaù trình khôûi ñoäng cuûa maùy tính caù nhaân.
Quaù trình khôûi taïo cuûa DOS/WINDOWS (Windows 95/98/ME) ñöôïc thöïc hieän nhö sau:
Sau khi BIOS hoaøn taát quaù trình khôûi taïo vaø kieåm tra heä thoáng, noù tìm kieám thieát bi khôûi ñoäng (trong muïc Boot Sequence phaàn thieát laäp BIOS). Neáu khoâng tìm ñöôïc thieát bò khôûi ñoäng noù seõ baùo loãi. Giaû söû raèng BIOS tìm thaáy moät Boot Sector treân moät thieát ò khôûi ñoäng, quaù trình naøy seõ dieãn ra treân ñóa cöùng nhö sau (treân ñóa meàm cuõng töông
töï, chæ khaùc ôû caùc böôùc ñaàu vì ñóa meàm khoâng coù Master Boot Record):
- Böôùc 1: BIOS naïp ñoaïn maõ trong MBR vaø chuyeån quyeàn ñieàu khieån cho noù.
Neáu laø ñóa meàm thì chuyeån ñeán böôùc thöù 6.
- Böôùc 2: Ñoaïn maõ trong MBR seõ kieåm tra Master Partition Table xem lieäu coù
Extended DOS Partition vaø coù moät partition coù theå khôûi ñoäng ñöôïc trong baûng
partition khoâng.
- Böôùc 3: Neáu MBR tìm ra moät Partition môû roäng treân ñóa, noù seõ naïp baûng
partition môû roäng naøy ñeå tìm ra Volume logic ñaàu tieân trong Partition môû roäng
vaø tìm tieáp xem baûng Partition môû roäng naøy coù troû tieáp ñeán moät baûng Partition
môû roäng khaùc hay khoâng…cöù theá cho ñeán khi naïp leân vaø nhaän daïng toaøn boä caùc
Partition môû roäng.
- Böôùc 4: Sau khi naïp thoâng tin veà caùc Partition môû roäng (neáu coù), ñoaïn maõ khôûi
taïo seõ tìm Partition coù theå khôûi ñoäng ñöôïc (ñaõ ñöôïc ñaùnh daáu ACTIVE). Neáu
khoâng tìm ra thì quaù trình khôûi ñoäng seõ keát thuùc vôùi thoâng baùo loãi nhö “No boot
device”, “NO ROM BASIC – SYSTEM HALTED”…
- Böôùc 5: Neáu tìm thaáy 1 primary partition, quaù trình khôûi ñoäng seõ tieáp tuïc baèng
caùch ñoïc Volume Boot Sector.
- Böôùc 6: Volume Boot Sector ñöôïc taûi leân boä nhôù vaø naém quyeàn ñieàu khieån heä
thoáng.
- Böôùc 7: Ñoaïn maõ khôûi ñoäng trong Boot Sector seõ kieåm tra caáu truùc cuûa ñóa, neáu
coù vaán ñeà thì heä thoáng seõ baùo loãi.
14
- Böôùc 8: Ñoaïn maõ seõ tìm kieám treân thö muïc goác treân ñóa khôûi ñoäng ñeå tìm ra caùc
file heä thoáng cuûa heä ñieàu haønh nhö “IO.SYS”, “MSDOS.SYS” vaø
“COMMAND.COM” trong DOS.
- Böôùc 9: Neáu khoâng tìm ra caùc file heä thoáng thì chöông trình khôûi ñoäng seõ baùo
loãi ví duï nhö “Non-system disk or disk error - Replace and press any key when
ready” …
- Böôùc 10: Neáu tìm thaáy caùc file heä thoáng, chöông trình khôûi ñoäng seõ taûi noù vaøo
boä nhôù vaø chuyeån quyeàn ñieàu khieån cho noù sau ñoù naïp file COMMAND.COM,
CONFIG.SYS vaø AUTOEXEC.BAT.
Trong caùc heä ñieàu haønh 32 bit nhö Windows 95/98/ME thì caùc file cuûa heä ñieàu
haønh DOS seõ thöïc hieän theâm moät soá qua trình khaùc nhö ñoïc system registry, khôûi
taïo driver phaàn cöùng…
15
Giới thieäu một sốcaáu truùc cuûa caùc vi xöû lyù tieân tieán
cuûa Intel (80286, 80386, 80486, Pentium, pentium II,
Pentium III)
Vi xöû lyù thaät söï baét ñaàu trong doøng kieán truùc cuûa Intel laø 8088/8086 ñöôïc saûn xuaát naêm
1978. Coù nghóa laø taát caû caùc maõ chöông trình vieát cho CPU naøy ñeàu chaïy ñöôïc treân caùc
CPU sau naøy cuûa Intel
- CPU 8088/8086:
CPU 8086 coù caùc thanh ghi 16 bit, BUS döõ lieäu beân ngoaøi 16 bit, 20 bit ñòa chæ
cho pheùp ñònh vò khoâng gian ñòa chæ 1 MB.
CPU 8088 coù caáu truùc töông töï nhö CPU 8086 nhöng BUS döõ lieäu laø 8 bit.
Cheá ñoä hoaït ñoä cuûa CPU 8088/8086 goïi laø cheá ñoä thöïc Real – mode. ÔÛ cheá ñoä
naøy, moät oâ nhôù ñöôïc ñònh vò theo kieáu segment:offset, vôùi caùc thanh ghi 16 bit
thì moãi ñoaïn laø 64 KB, trong CPU coù 4 thanh ghi ñoaïn, ñieàu ñoù coù nghóa laø taïi
moät thôøi ñieåm noù coù theå ñònh vò ñöôïc 256 KB maø khoâng caàn chuyeån qua laïi giöõa
caùc ñoaïn. Vaø theo caùch ñònh ñòa chæ segment:offset thì khoâng gian ñòa chæ trong
cheá ñoä thöïc laø 1 MB.
- CPU 80286:
CPU 80286 coù 24 bit ñòa chæ neân khoâng gian ñòa chæ laø 16 MB. CPU 80286 ñöa
ra moät cheá ñoä hoaït ñoäng môùi laø cheá ñoä baûo veä. Trong cheá ñoä naøy cho pheùp heä
ñieàu haønh baûo veä caùc chöông trình öùng duïng cuûa mình vaø caùc chöông trình cuûa
caùc user vôùi nhau.
- CPU 80386:
CPU 80386 coù caùc thanh ghi 32 bit duøng cho caû 2 coâng vieäc tính toaùn vaø ñònh vò
ñòa chæ. 16 bit phaàn thaáp cuûa thanh ghi 32 bit naøy töông töï nhö caùc thanh ghi 16
bit trong 2 theá heä tröôùc ñoù. Moät cheá ñoä môùi ôû CPU naøy laø cheá ñoä aûo, cho pheùp
caùc chöông trình ñöôïc vieát ôû CPU 8088/8086 coù theå chaïy treân CPU 32 bit. CPU
80386 coù 32 bit ñòa chæ, neân khoâng gian ñòa chæ laø 4 GB. CPU 80386 taêng cöôøng
theâm caùc leänh tính toaùn vaø caùc leänh ñònh vò ñòa chæ 32 bit, caùc leänh quaûn lyùtreân
bit.
- CPU 80486 taêng cöôøng theâm khaû naêng xöû lyù song song, trong ñoù coù 5 chaën
pipeline. Cho pheùp toác ñoä xöû lyù 1 leänh treân 1 cho kyø ñoàng hoà. Ñoàng thôøi coøn
tích hôïp 8KB cache L1 vaø ñoàng xöû lyù toaùn hoïc treân CPU 80486
16
- CPU Pentium taêng cöôøng theâm chaën pipeline thöù 2. Choù pheùp xöû lyù 2 leänh treân
1 chu kyø ñoàng hoà. Tích hôïp 16 KB cache L1 trong CPU, Bus döõ lieäu 64 bit coù hoã
trôï APIC.
- CPU Pentium Pro taêng töôøng theâm khaû naêng xöû lyù song song. Nhôø ñoù noù coù khaû
naêng xöû lyù 3 leänh cho 1 Clock (chu kyø ñoàng hoà), taêng cöôøng theâm 256 KB cache
L2 (ñöôïc truy caëp thoâng qua 1 BUS ñaëc bieät). CPU Pentium Pro coù 36 tín hieäu
ñòa chæ, neân khoâng gian ñòa chæ laø 64 GB.
- CPU Puntium II taêng cöôøng theâm caùc leänh MMX, duøng kyõ thuaät slot, cache L1
taêng leân 32 KB, cache L2 goàm 256 KB, 512 KB, 1 MB, 2 MB.
- CPU Pentium III döïa treân kieán truùc Pentium Pro vaø Pentium II, taêng cöôøng theâm
70 leänh môùi vaøo caáu truùc IA, ñaëc bieät laø caùc leänh SIMD treân daáu chaám ñoäng.
Bạn đang đọc truyện trên: Truyen247.Pro